7장 레지스터와 카운터

7.1 레지스터
개요
레지스터 - 데이터를 일시 저장하거나 전송하는 장치.
예) 입력장치에서 전송된 데이터는 임시 레지스터에 저장되었다가 CPU로 전달되고, CPU에서 계산된 결과 데이터는 임시 레지스터에 저장되었다가 콘솔 등의 출력장치를 구동하는 회로에 전송. CPU 내부에는 연산의 중간 결과를 임시 저장하기 위한 몇 개의 레지스터가 있음.  - 2진수의 보수를 구하거나 곱셈 또는 나눗셈 연산에 이용.  - 여러 개의 플립플롭을 연결한 플립플롭의 그룹으로 이루어짐.
1개의 플립플롭 - 1비트의 2진 정보를 저장하는 기억소자.
여러 개의 플립플롭이 연결된 레지스터 - 2진 정보를 저장할 수 있는 2진 기억소자의 집합체.

* 비트 레지스터 - 여러 개의 플립플롭으로 구성, 비트의 2진 정보를 저장할 수 있음.
~ 여러 비트를 일시적으로 저장하거나, 배열된 비트를 좌우로 자리이동을 시키는 데 사용.

레지스터의 종류(데이터의 입출력방식에 따라 네 가지 기본 형태로 분류)
직렬입력-직렬출력 레지스터,
직렬입력-병렬출력 레지스터,
병렬입력-직렬출력 레지스터,
병렬입력-병렬출력 레지스터
(데이터의 자리이동방식에 따라 분류된다)
왼쪽 시프트(left shift) 레지스터,
오른쪽 시프트(right shift) 레지스터,
양방향 시프트(bid/pectional shift) 레지스터


7.1.2 레지스터의 기본형태
(비트 레지스터에 데이터를 입력시키려면)
직렬입력방식 - 비트를 1비트씩 순차적으로 입력시킴.
병렬입력방식 - 비트를 동시에 입력시킴.

(저장된 데이터를 출력)
직렬출력방식, 병렬출력방식.

이러한 네 가지 형태의 레지스터는 입력된 정보를 그대로 저장하는 기능과 저장된 정보의 위치를 이동시키는 기능을 수행.

7.1.3 데이터 적재 레지스터
적재(load) - 레지스터에 새로운 데이터를 기억시키는 과정.
데이터 적재 레지스터 - 입력된 데이터를 그대로 기억하는 역할을 수행하는 레지스터. 일반적으로 D 플립플롭을 사용하여 구성.

데이터 적재 레지스터 - 여러 개의 플립플롭과 플립플롭들의 기억내용에 변화를 줄 수 있는 게이트로 구성, 가장 간단한 데이터 적재 레지스터는 외부 게이트 없이 플립플롭만으로 구성.

(1) 직렬적재 레지스터
이 레지스터는 4개의 플립플롭으로 구성돼 4비트 저장.
직렬적재방식 - 데이터를 순차적으로 받아들이는 방식, 즉 1비트씩 입력하는 것.
직렬적재 레지스터 - 모뎀과 같은 장치에 이용.
1) 클리어(clear) 입력을 작동시켜 4개의 플립플롭을 리셋시킨다. 맨 먼저 4비트 2진수의 맨 오른쪽 비트 1이 입력으로 가해지고 첫 번째 클럭이 가해지면 플립플롭 A가 세트되어 1이 저장되며 출력 QA는 1상태가 된다.
2) 두 번째 비트 0이 데이터 입력에 가해지고 두 번째 펄스가 가 해지면 QA=DB=1이므로 플립플롭 B가 세트되어 Qg=1이 된다. 이와 동시에 플립플롭 A는 DA=0 이므로 QA=0이 된다. 이것은 플립플롭 A에 저장되어 있던 비트 10이 플립플롭 B로 이동되고, A 플립플롭에는 두 번째 비트 0이 새롭게 저장되는 것이다. 따라서 QA=0, QB=1의 출력상태가 된다.
3) 세 번째 비트 0이 입력에 가해지고 세 번째 클럭 펄스가 가해지면 QA=0, QB=0, QB=Dc=1이 되므로 플립플롭 A, B, C의 출력은 각각 QA=0, QB=0, Qc=1의 상태가 된다.
4) 마지막 비트 1이 데이터 입력에 가해지고 네 번째 클럭이 가해지면 플립플롭 A가 세트됨으로써 결국 4개의 플립플롭 A, B, C, D의 출력 QA=1, QB=0, Qc=0, QD=1의 상태가 된다.

(2) 병렬적재 레지스터
공통으로 연결된 클럭은 각 펄스의 상승 모서리에서 4개의 플립플롭을 구동시키고, 4개의 입력 에 있는 4비트의 2진 데이터를 레지스터로 적재.
병렬적재(parallel load) - 4개의 플립플롭의 입력단에 연결된 4개의 비트를 하나의 공통 연결된 클럭 펄스에 의해 동시에 레지스터로 적재.

7.1.4 시프트 레지스터
시프트 레지스터(shift register) - 레지스터가 기억하고 있는 정보를 한 방향 혹은 양방향으로 위치를 이동시킬 수 있는 레지스터. 시프트 레지스터의 구성은 플립플롭을 직렬로 연결한 것, 한 플립플롭의 출력을 다음 플립플롭의 입력에 연결한 것. 모든 플립플롭은 공통 클럭 펄스를 가지며, 클럭 펄스에 따라 한 단씩 자리를 이동.

7.1.5 병렬적재 양방향 시프트 레지스터
병렬적재 양방향 시프트 레지스터 - 왼쪽과 오른쪽의 양쪽 방향으로의 시프트와 병렬적재가 가능한 레지스터.
4개의 멀티플렉서는 4개의 선택을 위한 선택변수 P와 Q를 공통으로 갖음. 즉, PQ=00일 때 각 멀티플렉서의 입력 0이 선택되고, PQ=01일 때는 각 멀티플렉서의 1이 선택되며, PQ=10이면 입력 2가, PQ=110이면 입력 3이 선택됨.